驱动开发工程师-高速互连(J14175)
- 招聘类别：社会招聘
- 工作性质：全职
- 薪资范围：面议
- 招聘人数：若干
- 工作地点：四川省-成都市,北京市,北京市-大兴区
- 发布时间：2026-05-26
工作职责
1.设计并实现上述互连协议的主机侧与设备侧驱动框架。对UCIe，根据适配层协议（如CXL.io、Streaming Protocol）开发对应驱动；对CXL，深入开发 CXL.io、CXL.mem、CXL.cache 三个子协议的驱动模块，实现内存扩展、缓存一致性等高级功能；
2. 开发互连控制器自带DMA引擎的内核驱动，实现跨芯片的零拷贝数据传输。与IOMMU/SMMU协同，配置地址映射、安全属性与总线主控权限，确保数据传输的正确性与安全性；
3. 根据产品形态，将驱动适配至RTOS、裸机环境或用户态轮询驱动，满足不同运行环境对互连延迟与吞吐的极致要求；
4. 主导通过Scale-Up互连形成的复杂系统级调试。解决跨芯片内存访问一致性、中断路由跨Die传递、全局资源管理等集成挑战；
5. 针对CXL.cache/UCIe CXL.cache协议等支持缓存一致性的互连，与硬件团队协同优化多芯片间的Cache Coherency Protocol处理，解决伪共享、一致性报文风暴、目录效率等复杂问题，最大化共享内存场景下的计算效率；
6.在多任务、多虚拟机共享互连资源时，开发带宽分配、优先级仲裁、流量隔离等QoS驱动特性，保障高优先级业务的确定性通信。
任职资格
1. 计算机、电子信息、自动化、微电子等相关专业，本科及以上学历；
2. 8年及以上底层系统软件/驱动开发经验，其中至少5年深度从事高速芯片间/Die间互连协议的驱动开发；
3. 对 CXL 2.0/3.0 协议有深刻理解，精通 CXL.io、CXL.mem、CXL.cache 的报文定义、事务流程、一致性与内存模型；
4. 熟悉 UCIe 1.0/1.1 标准，理解Die-to-Die接口的适配层、链路层、物理层设计；清楚UCIe与CXL/PCIe/Streaming的映射关系；
5. 深刻理解至少一种高速SerDes链路训练与均衡机制，有实际调参经验；
6. 精通C/C++，精通Linux内核编程（内存管理、并发同步、中断处理），有丰富的 PCIe/CXL/UCIe设备驱动 开发经验；
7. 深入理解MMU/IOMMU/SMMU及DMA映射，有能力设计高性能、安全的片间数据传输软件接口；
8. 具备极强的钻研精神，优秀的团队协作与沟通能力。
京公网安备 11030102010722号