测试北京奕斯伟计算技术有限公司

开发者社区

投资者关系

English

智能家居

智能视显智能白电

智能办公

办公显示器笔记本电脑

智能便携

智能手机智能手表平板电脑

智能汽车

智能座舱车身控制车路云

产业智能化

智能制造智慧园区智慧能源智慧教育智慧医健

机器人

机器人

下载中心

文件下载

销售联络

售后服务

投资者联络

关于我们

公司动态

加入我们

联系我们

RISC-V 技术

领域专用技术

RISAA软件平台

开发支持

技术论坛

任务平台

English

技术

领域专用技术

RISAA软件平台

基础软件平台

工具软件平台

领域专用软件

解决方案

智能家居

智能办公

办公显示器

笔记本电脑

智能便携

智能汽车

产业智能化

机器人

支持

开发者社区

投资者关系

投资者联络

公司

社会招聘校园招聘实习生招聘内部推荐专区员工福利

社会招聘

热招职位

高级CPU设计工程师(J14191)

招聘类别：社会招聘
工作性质：全职
薪资范围：面议
招聘人数：若干
工作地点：陕西省-西安市
发布时间：2026-08-12

工作职责

1.负责高性能CPU内核的微架构设计与实现，包括但不限于：
（1）Pipeline设计与优化（In-order / OoO）
（2）前端取指 / 分支预测
（3）执行单元（ALU / FPU / LSU）
（4）Cache / TLB / Memory Subsystem
2.参与或主导SoC级系统架构设计，与GPU/NPU/NoC团队协同定义接口协议。
3.负责关键模块RTL设计（SystemVerilog），完成综合、时序收敛与功耗优化。
4.配合验证团队完成模块级及系统级验证闭环。
5.参与性能分析与瓶颈定位，推动架构级优化。
6.支持后端实现团队解决高频/低功耗实现问题。

任职资格

1.本科及以上学历，微电子/电子工程/计算机体系结构相关专业。
2.5年以上CPU / GPU / NPU 相关设计经验。
3.熟悉RISC架构体系（如 RISC-V International 定义的RISC-V 或 ARM体系）。
4.有完整CPU或大规模算力模块从架构到流片经验优先。
5.精通SystemVerilog / Verilog RTL设计。
6.熟悉综合、STA、低功耗设计流程。
7.熟悉AXI/ACE/CHI等片上互联协议。
8.有性能建模和瓶颈分析经验。

立即申请

高级CPU设计工程师(J14191)

招聘类别：社会招聘
工作性质：全职
工作地点：陕西省-西安市
招聘人数：若干
薪资范围：面议
发布时间：2026-08-12

工作职责

1.负责高性能CPU内核的微架构设计与实现，包括但不限于：
（1）Pipeline设计与优化（In-order / OoO）
（2）前端取指 / 分支预测
（3）执行单元（ALU / FPU / LSU）
（4）Cache / TLB / Memory Subsystem
2.参与或主导SoC级系统架构设计，与GPU/NPU/NoC团队协同定义接口协议。
3.负责关键模块RTL设计（SystemVerilog），完成综合、时序收敛与功耗优化。
4.配合验证团队完成模块级及系统级验证闭环。
5.参与性能分析与瓶颈定位，推动架构级优化。
6.支持后端实现团队解决高频/低功耗实现问题。

任职资格

1.本科及以上学历，微电子/电子工程/计算机体系结构相关专业。
2.5年以上CPU / GPU / NPU 相关设计经验。
3.熟悉RISC架构体系（如 RISC-V International 定义的RISC-V 或 ARM体系）。
4.有完整CPU或大规模算力模块从架构到流片经验优先。
5.精通SystemVerilog / Verilog RTL设计。
6.熟悉综合、STA、低功耗设计流程。
7.熟悉AXI/ACE/CHI等片上互联协议。
8.有性能建模和瓶颈分析经验。

立即申请返回列表

奕斯伟计算官方公众号

奕斯伟计算
微信公众号

奕斯伟招聘公众号

奕斯伟招聘
微信公众号

关于我们公司简介业务网络行业协会伙伴

加入我们社会招聘校园招聘实习生招聘内部推荐专区员工福利

投资者关系投资者联络

联系我们

Copyright ©2022 北京奕斯伟计算技术股份有限公司版权所有京ICP备2021040528号

京公网安备 11030102010722号